Verilog编写四人抢答器答:module dj(a,b,c,d,clk,res,led1,led2,led3,led4);input a,b,c,d;input clk,res;output led1,led2,led3,led4;reg led1,led2,led3,led4;reg k;always @(clk)begin if(res==0)begin led1<=0;led2<=0;led3<=0;led4<=0;k<=0;end else begin if(k==0)begin if(...
请问哪位高手会verilog-HDL编程EDA设计:五人竞赛抢答器,急急急!!用ma...答:module lx0825(a,b,c,d,e,res,clk,clk1,q1,q2,q3,q4,q5,row,ra,Q1,beep);input a,b,c,d,e;input res,clk,clk1;output[7:0]row,ra;output[3:0]Q1;output q1,q2,q3,q4,q5,beep;reg q1,q2,q3,q4,q5,beep;reg[7:0]row,ra;reg[3:0]Q1;reg[2:0]Y;always @(res or ...