VHDL编的多功能数字钟

要求如下: 1.能进行正常的时、分、秒计时功能,分别由6个数码管显示24小时、60分钟、60秒。2.能利用试验系统上的按键实现校时,校分功能。(1)按下开关键1,计时器迅速递增,并按24小时循环,计满23小时后回00.(2)按下开关键2,积分器迅速递增并按59分钟循环,计满59分钟后回00,不向时进位。(3)按下开关3,秒清零。3.能利用扬声器做整点报时。(1)当计时到达59“50时开始报时,在50、52、54、56、58秒鸣叫,鸣叫声频率可为512Hz(2)到达59”60时为最后一声整点报时,整点报时频率可定为1KHz。

第1个回答  2012-03-18
我有在百度文库里面上传过这样的设计,麻烦你自己收索一下,。。。 我的[email protected]
第2个回答  2011-12-14
你苏大的吧