用VHDL语言设计一个具有异步复位功能的8位D触发器

如题所述

第1个回答 2013-12-02

library ieee;
use ieee.std_logic_1164.all;
entity dff8 is
port (clk,clr:in std_logic;
d:IN STD_LOGIC_VECTOR(7 DOWNTO 0);
q:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));
end dff8;
architecture bhv of dff8 is
signal q1:STD_LOGIC_VECTOR(7 DOWNTO 0) :="00000000";
begin
process(clk,clr,q1)
begin
if clr = '1' then
q1<= "00000000";
elsif clk'event and clk='1' then
q1<=d;
end if ;
q<=q1;
end process ;
end bhv;

相似回答

跪求:用VHDL描述异步复位,同步置数和移位使能8位右移移位寄存器。_百度...答：ELSIF CLK'EVENT AND CLK ='1' THEN --时钟上升沿触发 IF D = "000" THEN --模式---10进制 IF CQI < 6 THEN CQI := CQI + 1;ELSE CQI := (OTHERS => '0') ; END IF;CLK为时钟输入，RST为异步清零端，D[2..0]为模式控制端，可实现几种不同模式的计数方式，本计数器...

怎样用VHDL语言程序设计一个带有异步复位8进制加法计数器?答：port(cp,en,r,d:in std_logic;--d=1 => 加法 d=0 => 减法 en使能端，r复位端 m:in std_logic_vector(1 downto 0);--m 选择进制：00为2进制、01为8进制、10为10进制、11为16进制 t:out std_logic_vector(3 downto 0));end jishuqi;architecture behave of jishuq...

...计数使能的八位二进制加减计数器的VHDL的程序怎么写?答：c1,c2:in std_logic;--control num1,num2 zhishu:in std_logic_vector(7 downto 0);resultnum:out std_logic_vector(7 downto 0));end;architecture one of adderOrsubber is signal num1,num2: std_logic_vector(7 downto 0);signal tempnum : std_logic_vector(7 downto 0);signal ...

大家正在搜

VHDL同步复位和异步复位语言学语言的七个功能 verilog同步复位和异步复位异步置位端和异步复位端异步复位和异步清零的区别异步复位触发器异步复位和异步清零 verilog异步复位计数器异步复位端的作用