求助,问两个《基于FPGA的伪随机码发生器设计》的新手问题

《基于FPGA的伪随机码发生器设计》,我知道要先VHDL语言编程,然后到quartus ii工程编译仿真,最后下载到FPGA上
1、这个伪随机码发生器指的是什么?发生器指的是从FPGA板子的一个端口输出伪随机码呢?还是指能在FPGA板子上看到灯或者数字的变化?还是其他什么的?
2、我们要一个电路图,这个电路图指的是FPGA内部寄存器的连接吗?还是指什么?

啊,没多少财富啊,求好心人解答

第1个回答  2013-05-04
也可以是verilog语言的,verilog比VHDL简单些。要看你的设计要求,要求怎么显示出来
第2个回答  2018-03-09
你现在知道了吗??
相似回答