四位二进制同步减法计数器（同步清零，同步预置，下降沿触发，带借位输出BO端）的VHDL描述，求高手解救啊！

急啊！

举报该问题

第1个回答 2012-05-29

这个so easy 啊，可是没分啊，不太想动手敲字。，，

相似回答

74193的功能是什么?答：74193是“二进制、可预置、加减计数器”，即在D0-D3上预置一个2进制数，PL引脚下跳沿将其送至Q0-Q3，此时如在CPU引脚上出现脉冲，Q0-Q3的数字就递增；如在CPD引脚上出现脉冲，Q0-Q3的数字就递减。当递增的数字超过15，TCU引脚就出现进位低电平。当递减的数字超过0，TCD引脚就出现借位低电平。MR...

怎么用触发器获取系统时间,用于加密一些东西答：如CC4520,74LS190,74LS191;74LS90则具有异步清零和异步置9功能.等等) 试用CT74LS161构成模小于16的N进制计数器 5,同步二进制加/减计数器 二,同步十进制加法计数器 8421BCD码同步十进制加法计数器电路分析三,集成同计数

如何用JK触发器设计计数器答：7.3.1异步计数器一,异步二进制计数器1,异步二进制加法计数器分析图7.3.1由JK触发器组成的4位异步二进制加法计数器.分析方法:由逻辑图到波形图(所有JK触发器均构成为T/触发器的形式,且后一级触发器的时钟脉冲是前一级触发器的输出Q),再由波形图到状态表,进而分析出其逻辑功能.2,异步二进制减法计数器减法运算...

大家正在搜

求一个vhdl 四位二进制同步减法计数器（异步清零、同步预置...

求用VHDL语言实现十进制同步减法计数器（异步清零、同步预...

设计4位二进制同步加/减法可逆计数器 clr 异步清零 cl...

跪求好人救急~~~用VHDL设计4位二进制同步加减法可逆计数...

已知74LVC161是4位二进制集成计数器 (异步清零/同步...

1，设计一个4位二进制减法计数器，并含有异步清零信号2，时序...

D触发器设计同步七进制减法计数器电路图并用软件Multisi...

用verilog语言描述带有异步清零端同步四位二进制加计数器