集成电路产业的集成电路发展简史

如题所述

1947年:贝尔实验室肖特莱等人发明了晶体管,这是微电子技术发展中第一个里程碑;集成电路
1950年:结型晶体管诞生; 1950年: R Ohl和肖特莱发明了离子注入工艺; 1951年:场效应晶体管发明; 1956年:C S Fuller发明了扩散工艺; 1958年:仙童公司Robert Noyce与德仪公司基尔比间隔数月分别发明了集成电路,开创了世界微电子学的历史; 1960年:H H Loor和E Castellani发明了光刻工艺; 1962年:美国RCA公司研制出MOS场效应晶体管; 1963年:F.M.Wanlass和C.T.Sah首次提出CMOS技术,今天,95%以上的集成电路芯片都是基于CMOS工艺; 1964年:Intel摩尔提出摩尔定律,预测晶体管集成度将会每18个月增加1倍; 1966年:美国RCA公司研制出CMOS集成电路,并研制出第一块门阵列(50门); 1967年:应用材料公司(Applied Materials)成立,现已成为全球最大的半导体设备制造公司; 1971年:Intel推出1kb动态随机存储器(DRAM),标志着大规模集成电路出现; 1971年:全球第一个微处理器4004由Intel公司推出,采用的是MOS工艺,这是一个里程碑式的发明; 1974年:RCA公司推出第一个CMOS微处理器1802; 1976年:16kb DRAM和4kb SRAM问世; 1978年:64kb动态随机存储器诞生,不足0.5平方厘米的硅片上集成了14万个晶体管,标志着超大规模集成电路(VLSI)时代的来临; 1979年:Intel推出5MHz 8088微处理器,之后,IBM基于8088推出全球第一台PC; 1981年:256kb DRAM和64kb CMOS SRAM问世; 1984年:日本宣布推出1Mb DRAM和256kb SRAM; 1985年:80386微处理器问世,20MHz; 1988年:16M DRAM问世,1平方厘米大小的硅片上集成有3500万个晶体管,标志着进入超大规模集成电路(VLSI)阶段; 1989年:1Mb DRAM进入市场; 1989年:486微处理器推出,25MHz,1μm工艺,后来50MHz芯片采用 0.8μm工艺; 1992年:64M位随机存储器问世; 1993年:66MHz奔腾处理器推出,采用0.6μm工艺; 1995年:Pentium Pro, 133MHz,采用0.6-0.35μm工艺;集成电路
1997年:300MHz奔腾Ⅱ问世,采用0.25μm工艺; 1999年:奔腾Ⅲ问世,450MHz,采用0.25μm工艺,后采用0.18μm工艺; 2000年:1Gb RAM投放市场; 2000年:奔腾4问世,1.5GHz,采用0.18μm工艺; 2001年:Intel宣布2001年下半年采用0.13μm工艺。 2003年:奔腾4 E系列推出,采用90nm工艺。 2005年:intel 酷睿2系列上市,采用65nm工艺。 2007年:基于全新45纳米High-K工艺的intel酷睿2 E7/E8/E9上市。 2009年:intel酷睿i系列全新推出,创纪录采用了领先的32纳米工艺,并且下一代22纳米工艺正在研发。 (ball grid array) 球形触点陈列,表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用 以代替引集成电路
脚,在印刷基板的正面装配LSI 芯片,然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200,是多引脚LSI 用的一种封装。封装本体也可做得比QFP(四侧引脚扁平封装)小。例如,引脚中心距为1.5mm 的360 引脚 BGA 仅为31mm 见方;而引脚中心距为0.5mm 的304 引脚QFP为40mm 见方。而且BGA 不 用担心QFP 那样的引脚变形问题。该封装是美国Motorola 公司开发的,首先在便携式电话等设备中被采用,今后在美国有 可 能在个人计算机中普及。最初,BGA 的引脚(凸点)中心距为1.5mm,引脚数为225。也有一些LSI 厂家正在开发500 引脚的BGA。BGA 的问题是回流焊后的外观检查。尚不清楚是否有效的外观检查方法。有的认为,由于焊接的中心距较大,连接可以看作是稳定的,只能通过功能检查来处理。 美国Motorola 公司把用模压树脂密封的封装称为OMPAC,而把灌封方法密封的封装称为GPAC(见OMPAC 和GPAC)。 表面贴装型封装之一,即用下密封的陶瓷QFP,用于封装DSP 等的逻辑LSI 电路。带有窗 口的集成电路
Cerquad 用于封装EPROM 电路。散热性比塑料QFP 好,在自然空冷条件下可容许1. 5~ 2W 的功率。但封装成本比塑料QFP 高3~5 倍。引脚中心距有1.27mm、0.8mm、0.65mm、 0.5mm、 0.4mm 等多种规格。引脚数从32 到368。 带引脚的陶瓷芯片载体,表面贴装型封装之一,引脚从封装的四个侧面引出,呈丁字形 。 带有窗口的用于封装紫外线擦除型EPROM 以及带有EPROM 的微机电路等。此封装也称为 QFJ、QFJ-G(见QFJ)。 (dual tape carrier package) 双侧引脚带载封装。TCP(带载封装)之一。引脚制作在绝缘带上并从封装两侧引出。由于 利 用的是集成电路
TAB(自动带载焊接)技术,封装外形非常薄。常用于液晶显示驱动LSI,但多数为 定制品。 另外,0.5mm 厚的存储器LSI 簿形封装正处于开发阶段。在日本,按照EIAJ(日本电子机 械工 业)会标准规定,将DICP 命名为DTP。 (surface mount type) 表面贴装型PGA。通常PGA 为插装型封装,引脚长约3.4mm。表面贴装型PGA 在封装的 底面有陈列集成电路
状的引脚,其长度从1.5mm 到2.0mm。贴装采用与印刷基板碰焊的方法,因而 也称 为碰焊PGA。因为引脚中心距只有1.27mm,比插装型PGA 小一半,所以封装本体可制作得 不 怎么大,而引脚数比插装型多(250~528),是大规模逻辑LSI 用的封装。封装的基材有 多层陶 瓷基板和玻璃环氧树脂印刷基数。以多层陶瓷基材制作封装已经实用化。 (pin grid array) 陈列引脚封装。插装型封装之一,其底面的垂直引脚呈陈列状排列。封装基材基本上都 采 用多层陶集成电路
瓷基板。在未专门表示出材料名称的情况下,多数为陶瓷PGA,用于高速大规模 逻辑 LSI 电路。成本较高。引脚中心距通常为2.54mm,引脚数从64 到447 左右。 了为降低成本,封装基材可用玻璃环氧树脂印刷基板代替。也有64~256 引脚的塑料PG A。 另外,还有一种引脚中心距为1.27mm 的短引脚表面贴装型PGA(碰焊PGA)。(见表面贴装 型PGA)。 (quad flat non-leaded package) 四侧无引脚扁平封装。表面贴装型封装之一。现在多称为LCC。QFN 是日本电子机械工业 会规定的集成电路
名称。封装四侧配置有电极触点,由于无引脚,贴装占有面积比QFP 小,高度 比QFP 低。但是,当印刷基板与封装之间产生应力时,在电极接触处就不能得到缓解。因此电 极触点 难于作到QFP 的引脚那样多,一般从14 到100 左右。 材料有陶瓷和塑料两种。当有LCC 标记时基本上都是陶瓷QFN。电极触点中心距1.27mm。 塑料QFN 是以玻璃环氧树脂印刷基板基材的一种低成本封装。电极触点中心距除1.27mm 外, 还有0.65mm 和0.5mm 两种。这种封装也称为塑料LCC、PCLC、P-LCC 等。 (Small Outline Package(Wide-Jype)) 宽体SOP。部分半导体厂家采用的名称。

温馨提示:答案为网友推荐,仅供参考