台积电半导体工艺

Question

如题所述

Answer 1

台积电的半导体工艺节点经历了以下演进：从N16到N10，再到N7，然后是N5和N3。以下是工艺节点的详细说明：
1. N7节点
台积电的7nm工艺包括第一代7nm（N7）、第二代7nm（N7P）和7nm EUV（N7+）。N7和N7P主要采用DUV光刻技术，并且台积电为了利用DUV制作7nm工艺，开发了多重曝光技术。此外，台积电还使用了沉浸式光刻技术，通过水的折射将193nm波长的光刻机最终缩短至134nm。6nm工艺同样是基于EUV，与N7设计兼容，可以实现无缝切换，主要针对成本敏感的市场，逻辑密度增加1.18X。例如，N7FF工艺被应用于骁龙855、麒麟980和苹果A12。
2. N5节点
N5节点包括N5P和N4，这些都是N5节点的改进和优化，在集成度上没有代差。N5工艺被应用于麒麟9000和苹果A14。N5P应用于苹果A15，而N4应用于苹果A16。
3. N3节点
N3节点是一个特殊的节点，其IP设计与N3E不兼容，加之成本高昂，导致2022年下半年推出后几乎没有客户愿意采用。预计苹果A17将采用台积电第二代3nm工艺N3E。
4. DUV光刻机与EUV光刻
DUV光刻机能够实现7nm制程。理论上，193nm光刻机可以实现7nm节点工艺制程，但这会导致所需的光罩数量大幅增加，工艺复杂度提升，量产难度增大。实际上，即使引入EUV光刻技术，也不是所有流程都由EUV承担，主要应用于MOS器件的关键层，其他对关键尺寸要求不高的步骤则由普通DUV光刻机完成。例如，28nm IC最多可使用50层光罩，14nm/10nm IC使用60层光罩，7nm则需80层光罩，5nm更是达到100层。台积电在7nm芯片上使用12层EUV和68层DUV，在5nm节点，EUV用于22层，其余78层为DUV。
5. 其他
在购买手机时，无论选择高通还是联发科，重要的是认准由台积电工艺制造的CPU。如果采用的是三星工艺，则可能是性能不稳定的产品。苹果在A9处理器上选择了三星工艺，结果不尽如人意，而A10之后的代工名单中，苹果只选择了台积电，其稳定的工艺得到了认可。