verilog里的位宽是什么概念？

Question

比如二进制数：111000，位宽是不是就等于6？十进制数 100的话位宽等于多少呢？是不是要将其他进制换算成二进制，然后有几位位宽就是多少

Answer 1

　　一、verilog位宽的概念：
　　verilog语法上不要求一致 赋值语句等号右端位宽大则截位 位宽少则补0（高位补零）。位宽是显存在一个时钟周期内所能传送数据的位数，位数越大则瞬间所能传输的数据量越大，这是显存的重要参数之一。

　　二、verilog的简单介绍：
　　Verilog是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。

Answer 2

verilog语法上不要求一致 赋值语句等号右端位宽大则截位 位宽少则补0（高位补零）
111000可以是6位，也可以是大于6的任意位，100=1100100，就是说位宽要大于等于7位本回答被提问者和网友采纳