33问答网
所有问题
verilog HDL如何区分异步复位还是同步复位
如题所述
举报该问题
推荐答案 2011-11-15
Bunny4288回答的很对,主要是看敏感信号中有没有复位信号
同步复位:敏感信号中没有复位信号,也就是算即使复位有效,但是有效时钟沿没有到来就不会执行复位,只有在有效时钟沿到来,然后检测复位信号是否有效,然后半段是否复位,如下面的是在时钟的上升沿检测复位信号是否为低,如果是,则执行复位,
always @(posedge clk )
if (!reset)
异步复位:敏感信号中有复位信号,当复位信号有效时,立即执行复位,不需要等有效时钟沿到来,如下面所示
always @(posedge clk or negedge reset)
if (!reset)
温馨提示:答案为网友推荐,仅供参考
当前网址:
http://33.wendadaohang.com/zd/4hRd04P40.html
其他回答
第1个回答 推荐于2017-05-20
always @(posedge clk )
if (!reset)同步复位
always @(posedge clk or negedge reset)
if (!reset)异步复位
复位行为与时钟没有关系,有复位信号不用等待时钟沿的来临就可以复位
本回答被网友采纳
相似回答
在用
Verilog HDL
对计数器进行建模时,
异步
置位
和同步
置位在代码中有什 ...
答:
else if( rst_n==0) //这
是同步复位
a<=0; //同步复位你可以理解为触发器D端的一个使能 else ...end
verilog同步复位和异步复位
答:
异步复位
只是指,复位不受时钟的控制,但其他操作还是与clk有关的!always @(posedge clk or negedge reset)是指clk上升沿和reset下降沿两种情况下都会触发always内部的逻辑;always @(negedge reset)是指只有reset下降沿才会触发always内部的逻辑。
.在用
Verilog HDL
对计数器进行建模时,
异步
置位
和同步
置位在代码中有什 ...
答:
end
异步
置位的优点是充分利用了FPGA中LE的资源, 可以迅速的响应置位信号,但是有可能进入亚稳态,另外异步置位时变量的赋值必须赋常量值,赋变量值能够编译过去,但是工作会出错 同步置位的优点是整个电路工作在同步时钟下,能够尽量避免亚稳态出现,并且赋初值可可以是未知的变量值,缺点
是同步
置位相当...
大家正在搜
verilog同步复位和异步复位
VHDL同步复位和异步复位
异步复位和同步复位的区别
verilog异步复位计数器
verilog异步信号同步化处理
同步志位和异步复位
verilog复位
verilog软复位
verilog异步清零十进制器
相关问题
verilog同步复位和异步复位
vhdl同步复位和异步复位程序的区别
同步清零和异步清零(置数)verilog描述上的区别
同步清零和异步清零(置数)verilog描述上的区别是什么?
.在用Verilog HDL对计数器进行建模时,异步置位和同...
用verilog hdl编写同步模5计数器程序,有进位输出和...
在用Verilog HDL对计数器进行建模时,异步置位和同步...
Verilog里面同一个复位信号能否用于两个触发器的异步复位...