求毕业设计论文（基于VHDL的数字频率及设计）（基于VHDL的出租车计费器设计）

Question

毕业设计要求：
1、频率计的测频范围可为1Hz～999MHz。系统在兼顾测量精度和测量反应时间的基础上，实现了量程的自动转换，测量可以全自动地进行。其控制和逻辑电路是基于MAX-PLUSⅡ（或LATTICE8.1）和VHDL（或ABLE）语言进行设计，设计主要由分频模块、控制模块、锁存模块等模块组成，各个功能模块都是用VHDL（或ABLE）予以实现的，数字显示部分根据不同的档位，可以把相应的单位加入即可。
2、以MAX+PLUSⅡ（或LATTICE8.1）软件作为开发平台，利用VHDL（或ABLE）语言将出租车计费器控制系统的各模块（分频模块、控制模块、计量模块和译码显示模块）进行编程、编译和仿真，使其实现计费以及预置和模拟汽车启动、停止、暂停等功能。

问题补充：程序 电路图
请发到邮箱[e-mail]
2009年5月18日之前使用

Answer 1

参考：
http://solution.eccn.com/pdf/pld084446m.pdf