256进制加法计数器EDA程序

要求：加法器可调，计数结果用七段数码管显示

举报该问题

第1个回答 2010-05-18

3736976久久

相似回答

怎样用51单片机实现累加计时和倒计时,并用六个共阴极数码管显示出来。用...答：“时计数器”采用24进制计时器,可实现对一天24小时的累计。显示电路将“时”、“分”、“秒”计数器的输出,通过六个七段LED显示器显示出来。校时电路是直接加一个脉冲信号到时计数器或者分计数器或者秒计数器来对“时”、“分”、“秒”显示数字进行校对调整。在本设计中,24小时时钟显示、秒表的设计和显示都是...

数字逻辑的教材版本答：6.3.2数字式彩灯控制器6.4计数器6.4.1异步计数器6.4.2同步计数器6.574163的应用6.5.174163的逻辑功能6.5.2用74163构成2～16进制加法计数器6.5.3用74163构成10进制余3码加法计数器6.5.4用74163构成17～256进制加法计数器本章小结习题67脉冲产生与变换电路7.1555定时器7.1.1电路组成7.1.2工作原理7.1.3基本功能7.2施...

为什么说范例程序运行时led1闪烁周期的理论值是0.2秒答：整系统工作秒信号产器整系统基信号直接决定计系统精度标准秒信号送入秒计数器秒计数器采用60进制计数器每累计60秒发脉冲信号该信号作计数器钟脉冲计数器采用60进制计数器每累计60钟发脉冲信号该信号送计数器计数器采用24进制计器实现24累计显示电路、、秒计数器输通六七段LED显示器显示校电路直接加脉冲信号计数器或者...

大家正在搜

十进制加法计数器程序非源程序十进制加法计数器程序设计一个同步五进制加法计数器异步十进制加法计数器的设计 2位10进制加法计数器vhdl 10进制加法计数器 verilog十进制加法计数器十进制加法计数器原理 vhdl十进制加法计数器

32进制同步加法计数器的完整程序，今日急求，EDA课程设计。

求EDA的Verilog语言编写16进制计数器

急！！！EDA课程设计：32进制同步加法计数器设计的程序是怎...

需要构成256进制计数器需要多少片十六进制计数器

求高手用EDA帮忙做一题~用VHDL语言设计12进制计数器~

用Verilog写32进制加法计数器

eda技术与应用设计模36的二进制加法计数器

EDA VHDL语言程序设计 32进制同步减法计数器设计