• 所有问题

    • 怎样用verilog语言编写以秒为单位的计时器 ，让两个数码管显示。请求指点，谢谢啦

    如题所述

    举报该问题
    推荐答案   2011-06-23
    不知道你的主时钟频率是多少，假如是主时钟CLK是50Mhz的话，你就用计数器：计数到(50,000,000/2)-1的时候，clk<=~clk, clk就是一秒的脉冲。 1Hz
    温馨提示：答案为网友推荐，仅供参考
    其他回答
    第1个回答  2011-06-19
    是什么单片机？？追问

    FPGA

    追答

    这个语言我不会，用c语言我知道！

    第2个回答  2011-06-19
    这是静态显示了，和扫描时间没关系。
    确认程序烧进去没？
    追问

    对啊 是只有两个数码管通就行了 谢谢啦

    相似回答
    请问一下verilog怎样写数码管显示?答：1、首先设计数码管各段连接数字端口。2、然后设置 4～11 引脚为输出模式。3、接着创建显示数字5函数。4、然后主体显示数字5。5、然后延迟一秒。6、最后创建显示函数4。7、主体显示数字4，这样就完成了数码管显示数字。
    用Verilog设计一个4位计数器,具有启动、停止、预置初值置功能,计数值...答：module count4(clk,data,start,stop,display);input [3:0] data;input clk,start,stop;output [3:0] display;initial begin display=data;forever #2 clk=~clk;end always@(posedge clk)case ({start,stop})00: data<=data;01:data<=data;10:data<=data+1;11:data<=data;default:data<=...
    用verilog语言设计一个六位数码管动态显示从左到右为123456?答：具体地，我们使用一个名为 digit 的数组来存储要显示的数字，然后将 digit 数组中对应的数字输出到 digit_out 信号中。在复位信号下降沿到来时，我们将计数器和数码管输出信号都重置为0，以确保数码管从最左边的数字开始显示。这样，当时钟信号不断变化时，数码管就会动态显示从左到右为 123456 的数字...
    大家正在搜
    verilog语言和vhdl语言verilog语言negedgeverilog语言怎么样verilog语言posedgeverilog用什么软件编写verilog语言特点verilog语言可以做什么verilog语言语法verilog语言default
    相关问题
    怎样用verilog语言编写以秒为单位的计时器 ，让两个数码...
    用verilog语言如何编写倒计时，要求：8位数码管显示，有...
    谁能提供：用Verilog HDl 语言编写：能显示时，分，...
    用Verilog语言怎么写一个60进制的计数器然后显示在数码...
    如何制作秒表计时器，时间以秒为单位增加，并用数码管实时显示，...
    verilog语言编写7段数码管的闪烁。
    请问一下verilog怎样写数码管显示？