异步清零 与 同步清零

Question

异步清零：只要reset=1即可清零，不管clk是多少
同步清零: reset=1,并且clk上升沿的时候才能清零。

请问大家，这样理解对吗？

Answer 1

异步清零，是指与时钟不同步，即清零信号有效时，无视触发脉冲，立即清零；同步清零是时钟触发条件满足时检测清零信号是否有效，有效则在下一个时间周期的触发条件下，执行清零。

例如74LS161采用异步清零，而74LS162，74LS163采用的是同步清零。在同步清零的计数器电路中，RD‘出现低电平后要等下一个CLK信号到达时才能将触发器清零。而在异步清零的计数器电路中，只要RD’出现低电平，触发器立即被置零，不受CLK的控制。

扩展资料：

在芯片初始化完成后，触发器内部各模块是处于复位状态，因此需要依次清零释放，其中就通过FIFO的异步清零与同步清零两种清零方式进行释放。在IC设计中，是不允许FIFO溢出的，但是一旦有溢出必须有中断上报机制。

在一些FIFO设计中，读端口非空即读，且读时钟频率大于写时钟，此种情况下，在正常工作状态，FIFO不会溢出，因此此类FIFO没有反压流控和溢出中断上报机制。

若先清零释放写端口，则数据会不断写入到FIFO中，而此时读端口没有清零，这段时间内可能会发生FIFO溢出并且没有任何信息上报，因此不合理。

Answer 2

这样理解是可以的。异步，就是指只要复位信号给定，任何时候系统都会复位；而同步，则需要与时钟挂钩，只有当给定时并且复位信号给定，系统才会复位。

Answer 3

“异步”输入信号指和时钟信号无关，是指输入信号变为有效状态就器件的状态就改变，“同步”输入信号和时钟信号有关，实际上输入信号和时钟信号进行了与运算或者与非运算，输入信号和时钟信号的运算结果是有效的器件的状态才会改变。
同步信号可以过滤掉不正确状态跳变对逻辑的影响，但是需要保证有效输入信号在时钟信号跳变钱完成跳变，否则输入信号就是无效的。异步信号则和同步信号的效果正好相反。使用时请根据实际情况考虑。
像你所说的是异步清零的一种情况，还有同步置位、异步置位、同步计数、异步计数等器件。
不知道你了解了没？本回答被提问者采纳