设计一个带使能输入的和同步清零的十进制计数器的vhdl语言程序

如题所述

第1个回答 2015-10-13

LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY 8_COUNT IS PORT(CLK,RESET,EN:IN STD_LOGIC; OUTPUT:OUT INTEGER RANGE 0 TO 7); END ENTITY; ARCHITECTURE ART OF 8_COUNT IS BEGIN PROCESS本回答被网友采纳

相似回答

怎样用VHDL设计含有异步清零和同步时钟使能的10位加法计数器答：begin if(clr='0') then ---异步清零 reg<="00000000000";elsif(clkin'event and clkin='1') then if(en='1')then ---同步使能 reg<=('0'&a)+('0'&b); ---求和 end if;end if;end process;--- c<=reg(9 downto 0); ---赋值给和 ci<=reg(10); ---...

求用VHDL语言实现 十进制同步减法计数器(异步清零、同步预置、下降沿触...答：VHDL语言实现 十进制同步减法计数器（异步清零、同步预置、下降沿触发、带借位输出BO端）。原程序如下，改程序已经通过仿真，仿真结果见图，输入D的值设为3，同步置位后，输出Q=D=3，功能实现。LIBRARY ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned...

高分!急!求:用VHDL描述一个同步十进制计数器,带清零端。输入为单脉冲...答：signal data:std_logic_vector(3 downto 0);Signal Data1:std_logic_vector(3 downto 0);Signal Data2:std_logic_vector(3 downto 0);signal count_1:STD_LOGIC_vector (3 DOWNTO 0);signal count_2:STD_LOGIC_vector (3 DOWNTO 0);signal outdata1:std_logic_vector(6 downto 0);si...

大家正在搜

同步带多一个齿还同步吗设计一个同步送料带同步轮和同步带怎样配型定做同步轮和同步带同步轮同步带怎么选大小同步齿形带的标注同步轮带计算选型带输入的下拉框怎么输入带圈的1至10