本文对流水线ADC的采样保持电路的结构以及主要模块如增益提高型运算放大器电路、共模反馈电路和开关电路进行了分析，并对各个模块进行了设计，最终设计出一个适合于13 bit 40 MHz流水线ADC的采样保持电路，仿真结果表明，该采样保持电路满足设计要求。
1 采样保持电路结构
采样保持电路的结构直接决定了采样保持电路的精度和速度，图1为常用的两种全差分结构：电荷再分布型和电容翻转型。全差分结构能够很好地消除直流偏置和偶次谐波失真，并抑制来自衬底的共模噪声。
与电荷再分布型结构相比较，电容翻转型结构的反馈系数为1，是电荷转移型(在Cs=Cf=C时，反馈系数为0.5)的两倍，因此在同样的闭环带宽时，电容翻转式结构所要求的运放单位增益带宽(GBW)只是电容电荷再分布式GBW的一半，所以电容翻转型结构具有功耗小的优点[3]。另外由于电荷再分布型电路需要使用4个电容，但电容翻转型只需要2个电容，在CMOS工艺中，电容需要大的实现面积，电容翻转型结构具有小的实现面积。因此，电容翻转型更适合高速高精度的流水线ADC应用，本文的采样保持电路采用电容翻转式结构来实现。
2 增益提高型放大器的设计
运算放大器是整个采样保持电路中最重要的模块，它的增益和带宽直接决定了采样保持电路的精度和速度。但增益和带宽是相互矛盾的，高增益要求使用多级放大器、小的偏置电流、长沟道器件;而大带宽则要求使用单级放大器、大的偏置电流、短沟道器件，所以放大器是采样保持电路设计的一个难点。
本文主运算放大器采用全差分的折叠式共源共栅结构，并用增益提高技术来提高放大器的增益，达到了高增益和大带宽的要求[4-5]。主运算放大器电路如图2 所示，由于NMOS管的迁移率高于PMOS管，在跨导相同的情况下，NMOS管具有较小的面积，从而使得运算放大器具有较小的输入电容，有利于提高采样保持电路的反馈系数，所以本文采用了NMOS管作为输入对管的折叠式共源共栅结构。两个辅助运算放大器BN和BP分别为NMOS和PMOS管作为输入对管的折叠式共源共栅放大器。图2 中的CMFB模块为主运算放大器的共模反馈电路，由于主运放的输出摆幅较大，所以采用如图3(a)所示的开关电容共模反馈电路，开关电容共模反馈不会受输出摆幅产生限制，并且其只有静态功耗。对于两个辅助运放而言，由于其输出和输入范围很小，所以采用如图3(b)所示的连续时间共模反馈电路，这种电路没有电容，节省了面积。图2(b)为主运算放大器在负载电容为6 pF时的频率特性曲线,其增益为133 dB，带宽约为478 MHz，相位余度为59.7度。整个放大器(包括偏置电路、辅助运放、共模反馈电路)消耗的平均电流为8.5 mA。
1 采样保持电路结构
采样保持电路的结构直接决定了采样保持电路的精度和速度，图1为常用的两种全差分结构：电荷再分布型和电容翻转型。全差分结构能够很好地消除直流偏置和偶次谐波失真，并抑制来自衬底的共模噪声。
与电荷再分布型结构相比较，电容翻转型结构的反馈系数为1，是电荷转移型(在Cs=Cf=C时，反馈系数为0.5)的两倍，因此在同样的闭环带宽时，电容翻转式结构所要求的运放单位增益带宽(GBW)只是电容电荷再分布式GBW的一半，所以电容翻转型结构具有功耗小的优点[3]。另外由于电荷再分布型电路需要使用4个电容，但电容翻转型只需要2个电容，在CMOS工艺中，电容需要大的实现面积，电容翻转型结构具有小的实现面积。因此，电容翻转型更适合高速高精度的流水线ADC应用，本文的采样保持电路采用电容翻转式结构来实现。
2 增益提高型放大器的设计
运算放大器是整个采样保持电路中最重要的模块，它的增益和带宽直接决定了采样保持电路的精度和速度。但增益和带宽是相互矛盾的，高增益要求使用多级放大器、小的偏置电流、长沟道器件;而大带宽则要求使用单级放大器、大的偏置电流、短沟道器件，所以放大器是采样保持电路设计的一个难点。
本文主运算放大器采用全差分的折叠式共源共栅结构，并用增益提高技术来提高放大器的增益，达到了高增益和大带宽的要求[4-5]。主运算放大器电路如图2 所示，由于NMOS管的迁移率高于PMOS管，在跨导相同的情况下，NMOS管具有较小的面积，从而使得运算放大器具有较小的输入电容，有利于提高采样保持电路的反馈系数，所以本文采用了NMOS管作为输入对管的折叠式共源共栅结构。两个辅助运算放大器BN和BP分别为NMOS和PMOS管作为输入对管的折叠式共源共栅放大器。图2 中的CMFB模块为主运算放大器的共模反馈电路，由于主运放的输出摆幅较大，所以采用如图3(a)所示的开关电容共模反馈电路，开关电容共模反馈不会受输出摆幅产生限制，并且其只有静态功耗。对于两个辅助运放而言，由于其输出和输入范围很小，所以采用如图3(b)所示的连续时间共模反馈电路，这种电路没有电容，节省了面积。图2(b)为主运算放大器在负载电容为6 pF时的频率特性曲线,其增益为133 dB，带宽约为478 MHz，相位余度为59.7度。整个放大器(包括偏置电路、辅助运放、共模反馈电路)消耗的平均电流为8.5 mA。
温馨提示：答案为网友推荐，仅供参考
第1个回答 2013-03-22
这是宽带噪声的特征。放时域输出波形看看，或直接上电路图吧。追问
目标精度是10位采样率80M以上，还没认真调好。用的是普通的NMOS开关，还没用好的bootstrapped。不知道Cs有没有选对用了3pF，算了下闭环反馈系数大概0.8，据说这个对噪声有影响。
做电容翻转结构SHA所以运放为带自举增益的折叠共源共栅，以下是结构图，辅助运放也是同样结构的folded cascode，供电3.3输入输出共模均为1.65，原来问题也补充了新的图品供参考，谢谢！
单端输入2.15的时域采样结果
分析了你的时域波形，初步结论：
1、时域看基本成功，但明显存在过冲，电路适合的采样频率在100Hz以下。电路改进重点是在提高压摆率的同时减小过冲（特别是上升沿）以提高最高采样率和采样精度。
2、时域特征显然与你频域分析结果不符，对应的功率谱应该是在100Hz附近有一条很高的幅值，然后是幅值依次降低的该频率的各次谐波。这应该是信号分析仪器使用的问题。信号分析时上升沿采样应设置触发电平和负延时时间，信号分析的采样率和采样点数再提高几倍更好，有助于更准确地分析相对阻尼系数、固有频率、压摆率等参数。
非常感谢你！我用的是hspice2010运放的仿真结果：
其实运放最心疼是功耗太大了，不知道你觉得呢？为了时上升下降压摆率差不多把输出支路的电流加了很多，就是7.25-4.68=2.57mA，最好能把电流降下来就好了。这是我网表一部分：
这FFT分析设置有问题吗？开关如下(80M)：
我不熟悉这个仿真软件，不明白各项设置的意义。我的分析只是基于信号分析理论和个人实践。
你的这个电路设计，在保证性能条件下，工作电流小一个数量级就好多了。祝你不断取得新的成功。
相似回答