33问答网
所有问题
帮忙设计一个30进制计数器,eda,,VHDL语言
非常感谢
举报该问题
推荐答案 2014-04-21
在进程PROCESS中,在时钟控制下,检测时钟敏感沿,比如 IF clk'EVENT AND clk='1'THEN,做自加,加到30再清零,PROCESS(clk)
BEGIN
IF(clk'EVENT AND clk='1')THEN
IF(jishu=30)THEN jishu<=0;
ELSE jishu<=jishu+1;
大体上是这样,具体的需要自己修改
END IF;
END IF;
END PROCESS;
温馨提示:答案为网友推荐,仅供参考
当前网址:
http://33.wendadaohang.com/zd/ddR5cPRPB00WBdPd4c.html
相似回答
帮忙设计
,
30进制计数器,eda,,VHDL语言
答:
SIGNAL ena1,clr1 :STD_LOGIC;BEGIN ena1<= qq0(3) and qq0(0) and ch;clr1<= qq1(1) and qq1(0) or clr; --十位自动清零 u0:CNT10 port map(clk,clr,ch,qq0);--个位调用一次 u1:CNT10 port map(clk,clr1,ena1,qq1);--十位调用一次 END stru;下边是十
进制计数器
代码 ...
EDA
课程
设计,用VHDL
编程做出租车计费器
答:
其中计量模块是整个系统实现里程
计数
和时间计数的重要部分;控制模块是实现不同计费方式的选择部分,根据所
设计
的使能端选择是根据里程计费还是根据等待时间计费,同时设计通过分频模块产生不同频率的脉冲信号来实现系统的计费。计量模块采用1hz的驱动信号,计费模块采用14hz,13hz的驱动信号;计量模块每计数一次,计量模块就实现1...
如何实现CPLD
计数
功能的调试??
答:
CPLD/FPGA的设计开发采用功能强大的
EDA
工具,通过符合国际标准的硬件描述语言(如
VHDL
或VERILOG-HDL)来进行电子系统设计和产品开发,开发工具的通用性
,设计语言
的标准化以及设计过程几乎与所用的CPLD/FPGA器件的硬件结构没有关系,所以设计成功的逻辑功能软件有很好的兼容性和可移植性,开发周期短;易学易用,开发便捷。 尽管C...
大家正在搜
eda设计一个十进制计数器
eda24进制计数器设计
eda十进制加法计数器设计
vhdl设计10进制计数器
EDA十进制计数器的设计
10进制计数器设计
16进制计数器的vhdl语言
eda60进制计数器
24进制计数器设计