用vhdl设计简单时钟

设计要求：

1、具有时钟的时、分、秒计数功能；

2、时分秒采用字符型LCD显示；

3、具有对时、分时间调整功能，采用两个按键实现。

4、设计中时钟输入采用验证电路板上的50MHz作为基准；

5、程序设计尽可能考虑模块化、参数化设计思想，并遵循基本的格式规范，添加适当的注释及文档说明；

6、采用模块化设计方式，底层模块必须进行功能仿

举报该问题

推荐答案 2012-06-15

说一下我的想法，希望能给你提示：
需要几个模块吧，数码管显示模块、计数模块、控制模块。每个模块分别画图，生成顶成文件后再连接在一起。好久没碰vhdl了，以前实验课做过一个16进制的计数器，原理应该差不多，不过现在让我做是做不出来了，但是可以提供数码管显示部分的原理图追问

能把图发个给我吗，谢谢诶

追答

软件被我卸载了，图打不开，工程还有。如果你要的话给我邮箱，我给你发过去

温馨提示：答案为网友推荐，仅供参考

当前网址：http://33.wendadaohang.com/zd/h4BRchc0P.html

其他回答

第1个回答推荐于2018-03-14

http://wenku.baidu.com/view/1f74c8a00029bd64783e2cad.html供你参考，这个时钟设计不知被多少人做过了，网上代码多的是，一模一样我不敢说，但是稍作改动都可以用的，ps:还是自己尝试着去写。。。本回答被网友采纳

第2个回答 2018-03-13

有一两支没冻住，

相似回答

用VHDL语言设计一个电子时钟答：秒计时模块 library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity second is port (clk,reset,setmin:in std_logic;enmin:out std_logic;dh:buffer std_logic_vector (3 downto 0);dl:buffer std_logic_vector (3 downto 0);end;architecture beha of second ...

VHDL数字时钟完整程序代码(要求要有元件例化,并且有按键消抖),谢谢啦啦...答：（2）三位二选一：模块图如图13。用以进行正常计时时间与闹铃时间显示的选择，alarm输入为按键。当alarm按键未曾按下时二选一选择器会选择输出显示正常的计时结果，否则当alarm按键按下时选择器将选择输出显示闹铃时间显示。图13 程序如下：library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC...

用VHDL设计电子时钟答：用VHDL设计电子时钟,要求有1,时分秒计时2,有复位和暂停3,用数码管显示4,可以校时5,有整点报时非常感谢~... 用VHDL设计电子时钟,要求有1,时分秒计时 2,有复位和暂停 3,用数码管显示 4,可以校时 5,有整点报时非常感谢~ 展开  我来答 1个回答 #热议# 网文质量是不是下降了?qq5938903 2011-06-04 ...