用74LS192构成十进制加法计数器

很简单的题目,只要原理图,要快,今晚11点前截至

主要是用74LS283芯片和74LS86芯片通过拨码开关来控制高低电平作为二进制的0和1,用普通led灯来展现高低电平状态,高电平则灯亮,低电平则灯灭,通过2位的拨码开关来实现加法器和减法器的转换,经过两组芯片后电流通过led,led灯亮,则表示为1,如果灯灭,则表示为0。

另外设计一个电源电路,将9v的交流电压降到5v,再输入到加法器、减法器电路,能够实现8位的二进制相加或则相减,结果的范围应该在00000000到111111110之间,八位二进制数换算成三位十进制数最大为255。

扩展资料

设计原理图时,在原理图元器件的放置就要好好安排位置,以免太过杂乱,不好复查,同时,在选择元器件的时候要注意所包含的封装是否是插孔式,因为有的封装是贴片式的,以免选错,造成不必要的麻烦。

在做原理图的时候有一些小技巧,如果像每样相同的元器件很多,比如电阻,可以双击元器件然后摁TAB键,改变元器件名称和序号,这样就可以一次性得到相同型号的元器件,不用一个个点,做原理图时元器件的型号要标好,方便自己检查和焊元器件时pcb和原理图进行对应,从原理图库中有差不多的元器件的时候可以观察它们封装的特点,看哪一个封装比较适合自己,同时看封装大小是否合适。

温馨提示:答案为网友推荐,仅供参考
第1个回答  推荐于2017-10-08

  低位计数器输出Qo、Qi、Q2、Q3分别提供0.1V、0.2V、0.4V、0.8V的控制信号;高位计数器输出Qo. Qi、Q2、Q3分别提供1V、2V、4V、8V的控制信号。采用按键作为步进加、步进减的控制按钮;为了防止在按钮过程中出现振铃现象,在计数器加计数、减计数时钟脉冲端与加、减计数按钮之间接入施密特触发器74 LS14,以消除振铃现象。预置数选通端可以接拨码开关,以实现预置数的设置;用开关控制预置数选通端的选通状态,开关闭合时预置数选通端为低电平,选通端有效,预置数送到输出端;开关断开时预置数选通端为高电平,选通端无效,不能将预置数送到输出端由两个74LS192级联构成两位十进制计数器的电路如下图所示。

第2个回答  2012-06-04

74LS192本来就是10进制的加法器

本回答被提问者采纳
第3个回答  2012-06-04
192本来就是十进制计数器,至于CPu,CPd接高电平就是加法器,LD’接高电平,四个输入端接低电平,四个输出端Q3Q2Q1Q0,Q3Q2的与非接到清零端CR,你试一下吧,不知到行不,我刚做完用五种方法做八进制的
第4个回答  2012-06-03
CC4013