AT89S52 是一种低功耗、高性能CMOS8位微控制器，具有 8K 在系统可编程 AT89S52引脚图 DIP封装
Flash
存储器。使用Atmel 公司高密度非 易失性存储器技术制造，与工业80C51 产品指令和引脚完 全兼容。片上Flash允许程序存储器在系统可编程，亦适于 常规编程器。在单芯片上，拥有灵巧的8 位CPU 和在系统 可编程Flash，使得AT89S52为众多嵌入式控制应用系统提 供高灵活、超有效的解决方案。 AT89S52具有以下标准功能： 8k字节Flash，256字节RAM， 32 位I/O 口线，看门狗定时器，2 个数据指针，三个16 位 定时器/计数器，一个6向量2级中断结构，
全双工串行口， 片内
晶振及时钟电路。另外，AT89S52 可降至0Hz 静态逻 辑操作，支持2种软件可选择节电模式。空闲模式下，CPU 停止工作，允许RAM、定时器/计数器、串口、中断继续工 作。掉电保护方式下，RAM内容被保存，振荡器被冻结，
单片机一切工作停止，直到下一个中断或硬件复位为止。 P0 口：P0口是一个8位漏极开路的双向I/O口。作为输出口，每位能驱动8个TTL逻 辑电平。对P0端口写“1”时，引脚用作高阻抗输入。 当访问外部程序和数据存储器时，P0口也被作为低8位地址/数据复用。在这种模式下， P0不具有内部
上拉电阻。 在flash编程时，P0口也用来接收指令字节；在程序校验时，输出指令字节。程序校验 时，需要外部上拉电阻。 P1 口：P1 口是一个具有内部上拉电阻的8 位双向I/O 口，p1 输出缓冲器能驱动4 个 TTL 逻辑电平。对P1 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入 口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。 此外，P1.0和P1.1分别作定时器/计数器2的外部计数输入（P1.0/T2）和定时器/计数器2 的触发输入（P1.1/T2EX）。 在flash编程和校验时，P1口接收低8位地址字节。 引脚号第二功能： P1.0 T2（定时器/计数器T2的外部计数输入），时钟输出 P1.1 T2EX（定时器/计数器T2的捕捉/重载触发信号和方向控制） P1.5 MOSI（在系统编程用） P1.6 MISO（在系统编程用） P1.7 SCK（在系统编程用） P2 口：P2 口是一个具有内部上拉电阻的8 位双向I/O 口，P2 输出缓冲器能驱动 AT89S52引脚图 PLCC封装
4 个 TTL 逻辑电平。对P2 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入 口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。 在访问外部程序存储器或用16位地址读取外部数据存储器（例如执行MOVX @DPTR） 时，P2 口送出高八位地址。在这种应用中，P2 口使用很强的内部上拉发送1。在使用 8位地址（如MOVX @RI）访问外部数据存储器时，P2口输出P2
锁存器的内容。 在flash编程和校验时，P2口也接收高8位地址字节和一些控制信号。 P3 口：P3 口是一个具有内部上拉电阻的8 位双向I/O 口，p3 输出缓冲器能驱动4 个 TTL 逻辑电平。对P3 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入 口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。 P3口亦作为AT89S52特殊功能（第二功能）使用，如下表所示。 在flash编程和校验时，P3口也接收一些控制信号。 端口引脚 第二功能： P3.0 RXD(串行输入口) P3.1 TXD(串行输出口) P3.2 INTO(外中断0) P3.3 INT1(外中断1) P3.4 TO(定时/计数器0) P3.5 T1(定时/计数器1) P3.6 WR(外部数据存储器写选通) P3.7 RD(外部数据存储器读选通) 此外，P3口还接收一些用于FLASH闪存编程和程序校验的控制信号。 RST：复位输入。当振荡器工作时，RST引脚出现两个
机器周期以上
高电平将是单片机复位。 ALE/PROG：当访问外部程序存储器或数据存储器时，ALE（地址锁存允许）输出脉冲用于锁存地址的低8位字节。一般情况下，ALE仍以时钟振荡频率的1/6输出固定的
脉冲信号，因此它可对外输出时钟或用于定时目的。要注意的是：每当访问外部数据存储器时将跳过一个ALE脉冲。对FLASH存储器编程期间，该引脚还用于输入编程脉冲（PROG）。如有必要，可通过对特殊功能寄存器（SFR）区中的8EH单元的D0位置位，可禁止ALE操作。该位置位后，只有一条MOVX和MOVC指令才能将ALE激活。此外，该引脚会被微弱拉高，单片机执行外部程序时，应设置ALE禁止位无效。 PSEN：程序储存允许（PSEN）输出是外部程序存储器的读选通信号，当AT89S52由外部程序存储器取指令（或数据）时，每个机器周期两次PSEN有效，即输出两个脉冲，在此期间，当访问外部数据存储器，将跳过两次PSEN信号。 EA/VPP：外部访问允许，欲使CPU仅访问外部程序存储器（地址为0000H-FFFFH），EA端必须保持低电平（接地）。需注意的是：如果加密位LB1被编程，复位时内部会锁存EA端状态。如EA端为高电平（接Vcc端），CPU则执行内部程序存储器的指令。FLASH存储器编程时，该引脚加上+12V的编程允许电源Vpp，当然这必须是该器件是使用12V编程电压Vpp。 XTAL1：振荡器
反相放大器和内部时钟发生电路的输入端。 XTAL2：振荡器反相放大器的输出端。