EDA，VHDL语言设计：十进制可逆计数器（加减计数器）设计，要求异步清零。 7分频器的设计（不要求占空比）

第1个回答 2011-07-13

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY DECODE3_8 IS
PORT ( DIN : IN STD_LOGIC_VECTOR (2 DOWNTO 0);
EN : IN STD_LOGIC;
XOUT : OUT STD_LOGIC_VECTOR (7 DOWNTO 0));
END DECODE3_8;
ARCHITECTURE ONE OF DECODE3_8 IS
BEGIN
PROCESS (DIN, EN)
BEGIN
IF EN = ‘1’ THEN
IF DIN = “111” THEN XOUT <= “11111110”;
ELSIF DIN = “110” THEN XOUT <= “11111101”;
ELSIF DIN = “101” THEN XOUT <= “11111011”;
ELSIF DIN = “100” THEN XOUT <= “11110111”;
ELSIF DIN = “011” THEN XOUT <= “11101111”;
ELSIF DIN = “010” THEN XOUT <= “11011111”;
ELSIF DIN = “001” THEN XOUT <= “10111111”;
ELSE XOUT <= “11111011”;
END IF;
END PROCESS;
END ONE;
本回答被提问者采纳

相似回答

求用VHDL语言实现 十进制同步减法计数器(异步清零、同步预置、下降沿触...答：VHDL语言实现 十进制同步减法计数器（异步清零、同步预置、下降沿触发、带借位输出BO端）。原程序如下，改程序已经通过仿真，仿真结果见图，输入D的值设为3，同步置位后，输出Q=D=3，功能实现。LIBRARY ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned...

怎样用VHDL设计含有异步清零和同步时钟使能的10位加法计数器答：begin if(clr='0') then ---异步清零 reg

怎样用VHDL设计含有异步清零和同步时钟使能的10位加法计数器答：use ieee.std_logic_unsigned.all;entity add is port(clr,en,clkin:in std_logic; ---清零，使能及触发时钟 a,b:in std_logic_vector(9 downto 0);---加数 c:out std_logic_vector(9 downto 0);---和 ci:out std_logic ---进位 );end add;architecture arch of add is -...